CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역

공고명 · CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역 · 공고기관 · 중앙대학교 산학협력단 · 지역 · 전국 · 면허 · 기타용역 · 입찰일 · 2026-10-30